-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
軟體名稱: Aldec Active-HDL 8.3.2120 SP1u1
語系版本:
英文版
光碟片數: 單片裝
保護種類:
破解檔
破解說明: 見下方
系統支援: Windows XP/Vista /7
硬體需求: PC
軟體類型: 整合電路硬體
設計更新日期:
2011.04.25
軟體發行: Aldec(Z.WTiSO)
官方
網站: http://www.aldec.com/ActiveHDL
中文
網站: http://www.terasoft.com.tw/
products/aldec/aldec_sol.asp#hdl
軟體簡介: (以官方
網站為準)
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
產品功能與介紹
計畫管理
多
設計工作環境：提供使用者於同一 Active-HDL 環境下，開啟多個
設計，所有模
組均可分別
設計，然後整合成一個頂層
設計。
連結 Celoxcia DK
設計模組之介面：提供快速連接功能鍵連結 Celoxcia DK
設計 模組，Active-HDL 可在單一作業環境下，同時支援 HDL 與 C 的合成作業。
整合不同 FPGA
設計工具於單一管理系統：此 Tcl 架構
設計流程管理系統，允許
使用者於單一作業環境下，選擇任何的合成與執行工具之組合，其他公司之
設計工
具均可再此系統下執行，並適用於多
設計下，而與代工廠商無關。
支援C、C++、與Handel-C：C語言可藉此系統與HDL或EDIF模組連結，從
設計輸入至
執行階段皆可支援各種
設計語言。
伺服器環境資源最佳化：有效應用
伺服器環境中之其他位置增加合成與執行工具，
藉由自動化的排定系統，模擬、合成、執行工作可被指派到遠端的機器上，而不佔
用到
設計者本身的機器資源。
設計輸入
支援HTML格式輸出：使用者可經由HTML格式檢視
設計，圖形物件亦可檢視，此功能
提供單一之型式與結構，使 HTML 輸出與 Active-HDL 之介
面相同。
編譯順序：允許
設計者排定
設計與相連之資料檔的編譯順序。
區塊圖表編輯器：設定目標輸出模式為VHDL、Verilog、或EDIF。
設計重複使用：可將Viewlogic、Xilinx基礎系列、Active-CAD草圖、或元件庫輸
入至區塊圖表編輯器。
改善操作平台：加強雙向溝通能力，允許
設計者於顯示訊息時同時輸入指令。
HDL編輯器：以不同色彩標記關鍵字與指令，以不同色彩標記並報告錯誤訊息，
ToolTips可顯示錯誤訊息，並將訊號值直接顯示於編輯器上。
程式碼圖形化：可將VHDL、Verilog、或EDIF程式碼，自動產生圖形式區塊圖表，
此轉換器亦可將HDL程式碼轉換置入狀態流程圖表，並顯示於狀態流程編譯器之視
窗中。
狀態流程編譯器：自動產生 VHDL 或 Verilog 程式碼之狀態圖表。
自動產生測試訊號模組：全自動化產生各種之測試訊號模組。
程式語言輔助：可使用 VHDL 或 Verilog
程式語言、合成與模擬模板。
-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=-=
1.安裝程式ActiveHDL83sp1_main_installation
2.將crack目錄下ibfs32.dll檔案複製到C:\Aldec\Active-HDL 8.3\BIN
2.將crack目錄下license.dat檔案複製到C:\Aldec\Active-HDL 8.3\dat
4.在安裝ActiveHDL83sp1_incremental及Active-HDL8.3.SP1Update1
